在2026年5月25日的国际电路与系统研讨会（ISCAS）上，华为正式提出了“韬（$\tau$）定律”。这是中国在全球半导体领域首次提出指导产业发展的底层演进原则。
简单来说，过去50年整个芯片行业都在遵循摩尔定律，核心逻辑是“几何缩微”——通过把晶体管做得越来越小（高度依赖EUV光刻机），在相同面积下塞进更多晶体管。但随着工艺逼近3纳米、2纳米的物理极限，不仅漏电、发热等副作用加剧，研发成本更是呈指数级暴增。
而华为提出的“韬定律”将核心逻辑切换为“时间缩微”：
芯片性能的持续提升，不必再死磕把晶体管做小，而是可以通过系统性压缩信号在器件、电路、芯片、系统四个层级中的**传播时间常数（$\tau$）**来实现。
其最具代表性的落地技术是逻辑折叠（Logic Folding），即将传统的单层平面逻辑电路像“折纸”一样折叠成双层甚至多层，从而极大地缩短走线长度，降低 $RC$（电阻$\times$电容）延迟，提升芯片的等效晶体管密度。
如何理性看待“韬定律”的发布？
看待这一突破，可以从以下三个维度来拆解：
1. 它是对半导体工程范式的一次“换道超车”
“韬定律”并不是否定摩尔定律，而是当“把尺寸做小”这条路性价比极低且面临外部物理与技术双重限制时，华为重新定义了半导体性能演进的坐标系。它把单维度的“拼制程、拼光刻机”，变成了多维度的“拼架构、拼电路、拼系统协同”。
2. 它不是空中楼阁，而是历经检验的“实战总结”
这并非一个为了发布而发布的PPT概念。据披露，华为在过去六年里，已经基于“韬定律”的技术路径成功设计并量产了381款芯片。2026年秋季即将发布的新一代麒麟手机芯片，就将完整搭载逻辑折叠技术，而面向AI算力的昇腾系列芯片（如未来的昇腾990）也将在2030年前后引入。这意味着该理论已经完成了从实验室到大规模商用的闭环。
3. 其终极目标是实现“成熟制程，先进制程性能”
华为给出了明确的时间表：预计到2031年，基于韬定律的高端芯片晶体管密度，将达到等效1.4纳米制程的水平。这意味着即便在现有的供应链条件下，中国也有望通过架构和设计创新，获得媲美全球最顶尖先进制程的芯片性能。
“韬定律”对中国芯片业的深远影响
这一规律的发布，在资本市场引发了巨震（中芯国际、华虹等芯片股迎来大涨），在产业层面更将重塑中国半导体的发展轨迹：
| 影响维度 | 核心变革方向 | 行业实际落地趋势 |
|---|---|---|
| 供应链自主可控 | 摆脱对极先进制程EUV的绝对依赖 | 缓解了中国无法获取最先进光刻机的战略焦虑。利用自主可控的制程（如28nm/14nm/7nm）+ 系统级时间优化，即可做出高端性能的产品。 |
| 产业重心转移 | 先进封装与高性能互连迎来爆发 | 逻辑折叠和“时间缩微”需要2.5D/3D堆叠、TSV、SiP等先进封装工艺来支撑。长电、通富等封测厂将从传统的代工升级为“系统级方案商”；高速互连芯片需求量价齐升。 |
| 生态工具链重构 | 国产EDA/IP工具迎来黄金期 | 传统的EDA工具是基于摩尔定律的几何流派设计的。多层级协同和逻辑折叠需要全新的、专用的EDA工具链，这将倒逼华大九天、概伦电子等国产EDA企业加速实现从“点工具”向“全流程”的跨越。 |
| 算力中心突破 | AI集群效率的大幅提升 | 现代AI集群中，超过80%的能耗和70%的成本都在于数据传输和存储。将 $\tau$（时间延迟）作为系统级目标，优化大模型多芯片协同的协议与拓扑，能让国产大模型算力集群效率倍增。 |
总的来说，“韬定律”的发布标志着中国半导体产业从过去的“逆向跟随”开始尝试走向“正向定义规则”。它为中国芯片指出了一条在限制常态化背景下，阻力最小、胜率最高，且依靠体系化能力和数学/工程创新实现突围的确定性道路。